EDT添加single chain bypass mode

# 串scan chain
在single chain两头分别设置一个marker，方便工具取出对应字段, marker得用shift_capture_clock来移数据。\\
edt channel pipeline时钟选shift_capture_clock，避免后面single chain时报T24问题（edt_clock和shift_capture_clock不是同一个时钟）

跑ijtag stream接口测试chain test。

把对应的jtag操作抄下来，写pattern -ijtag测试case。

# 修改ssn host配置
设置enable_shift_reg = 1
设置disable_first_scan_load_masking = 1.
修改total_shift_cnt_minus_one到一个比较大的值，比如为single chain长度+500，大一点没有关系。

# jtag shift single chain
iScan ijtag N_cycles -si 0b0; # N_cycles > single chain + jtag层次额外开销，大一点也没有关系。
在.vec文件能看到 fake_data_bus_reg scan vector， 有iScan overshift write cycles发生，是正常现象。

解析so数据，两个marker中间的数据即可scandump数据。

  EDT {
    Controller(int) {
      Connections {
        EdtChannelsIn(3:1) { 
          pipeline_clock     : DftSignal(shift_capture_clock);
          PipelineStage {
          }
        }
      }
    }
  }
}