为了把clock path都报全，不能把clock network当着是ideal。
set_propagated_clock $clk_obj ;# 让DC传播时钟延迟（关键！）
然后再报，就不是ideal clock了。