linux:automatic_bug记录

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- linux:automatic_bug记录 [2020/03/18 14:44] – 创建 zhangguo
+++ linux:automatic_bug记录 [2023/03/17 10:12] (当前版本) – 外部编辑 127.0.0.1
@@ 行 1: / 行 1: @@
+verilog 插件automatic.vim的BUG记录
-  - 自动定义的bug， 当被例化模块中多一些port时（比如用宏定义隔起来），此时使用自动定义功能会出错， 这时最好把这些多出的不管，到时候列出unsolved里面就好。
+====== 标题 H1 ======
+  - 自动定义的bug， 当被例化模块中多一些port时（比如用宏定义隔起来），此时使用自动定义功能会出错， 这时最好把这些多出的不管，到时候列出unsolved里面就好。  <color #22b14c>===已修改  2020.03.18</color>
+  - 列化时port_name 有两种style,  一种是.port_name()，另一种是,.port_name(),，  第二种方式不支持。<color #22b14c>===已修改  2020.03.18</color>
+  - 添加端口方向定义时，出现variable type mismatch for : tmp的问题， AppendPortDirectionToInst: 54.  <color #22b14c>=== 已删除，已废弃的功能 2020.05.03</color>
+  - 自动定义时，如果下面有autoinst没有把端口列出来的话，后面正常inst连线的端口的线将不会被自动定义，这可能是autoinst括号匹配的问题。
+  - 自动定义时，如果模块例化在前，always赋值块在后，则连线类型被固定为wire，这应该要调整一下。
+  - 自动定义时，如果inst_port和后面的括号（中间没有空格的话，将不会被自动定义上，这个应该需要修改一下。  -- 已修改@2021.06.07

linux/automatic_bug记录.1584513878.txt.gz · 最后更改: 2023/03/17 10:12 (外部编辑)