wiki

您在这里: start » edastudy » tessent » tile_flow

您的足迹:

Writing /share/Web/wiki/data/cache/4/48760efea35f7d57c60bed22ce8b0d94.metadata failed

Writing /share/Web/wiki/data/meta/edastudy/tessent/tile_flow.meta failed

edastudy:tessent:tile_flow

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- edastudy:tessent:tile_flow [2023/08/23 21:23] – 移除 - 外部编辑 (Unknown date) 127.0.0.1
+++ edastudy:tessent:tile_flow [2023/08/23 21:23] (当前版本) – ↷ 页面edastudy:mentor:tessent:tile_flow被移动至edastudy:tessent:tile_flow admin
@@ 行 1: / 行 1: @@
+====== tile flow ======
+===== - 第一步：修改RTL源文件, tile创建port, 在顶层把这些port连起来 =====
+注：不需要使用在顶层使用create_connection去连接，这个命令有使用限制。
+process_top_module_connections\\
+Context: dft\\
+Mode: setup, analysis\\
+Validates and processes the content contained in a TopModuleConnections wrapper to automatically <color #ed1c24>create the DFT ports on tiled modules</color> and <color #ed1c24>connect them at the chip level.</color>
+===== - tile内部进行dft flow =====
+mbist mbisr ijtag edt ssn occ ...