Writing /share/Web/wiki/data/cache/5/51ec2321865b5587d75c7230f5c8106d.metadata failed

edastudy:tessent:ssn

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- edastudy:tessent:ssn [2024/04/24 19:55] – [3.2 ijtag scan pattern] zhangguo
+++ edastudy:tessent:ssn [2024/11/26 15:46] (当前版本) – [7. reducing clock skew] user01
@@ 行 79: / 行 79: @@
 }
 </code>
+===== - extrace_icl =====
+如果抽icl时遇到说ssn path没有定义，可以使用如下方式定义一下再抽取icl
+<code tcl>
+SETUP> add_icl_ssn_datapaths {1}
+SETUP> set_icl_ssn_datapath_ports -name 1 -clock_inputs ssn_bus_clock \
+       -bus_data_inputs ssn_bus_data_in[15:0] -bus_data_outputs ssn_bus_data_out[15:0]
+SETUP> extract_icl
+</code>
+==== - 不同SSN DATAPATH宽度集成 ====
+当在一个SSN BUS上有不同宽度的SSH需要集成时，要注意用ssn mux隔开，
+比如SSN BUS主宽度为10， 某个SSH宽度为4，不能直接将SSH接入BUS中 \\
+一定需要SSH先接一个宽度为10的ssn mux, 只是ssn mux与SSH之间的宽度为4 \\
+而ssn mux的主路径宽度依然是10
+这样操作的话，自动抽取ICL也不会有问题。
+===== - clock arch? =====
+{{:edastudy:tessent:pasted:20240606-171655.png?nolink}}
+{{:edastudy:tessent:pasted:20240606-171709.png?nolink}}
+===== - reducing clock skew =====
+{{:edastudy:tessent:pasted:20241126-154513.png?nolink}}
+{{:edastudy:tessent:pasted:20241126-154644.png?nolink}}

edastudy/tessent/ssn.1713959721.txt.gz · 最后更改: 2024/04/24 19:55 由 zhangguo