Writing /share/Web/wiki/data/cache/2/29535cebb08f6f873a7f05182e3852e7.metadata failed
edastudy:tessent:ijtag
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录前一修订版后一修订版 | 前一修订版 | ||
| edastudy:tessent:ijtag [2025/05/22 09:44] – [7.2 串行选择结构] user01 | edastudy:tessent:ijtag [2025/06/17 10:19] (当前版本) – [1. SIB] user01 | ||
|---|---|---|---|
| 行 1: | 行 1: | ||
| ====== ijtag ====== | ====== ijtag ====== | ||
| + | |||
| + | |||
| + | ===== - 添加TDR ===== | ||
| + | ==== - JTAG TDR ==== | ||
| + | 即直接由TAP IR选择的TDR,不是在ijtag SIB下面的。 | ||
| + | |||
| + | < | ||
| + | IjtagNetwork { | ||
| + | HostScanInterface(id) { | ||
| + | Tap(id) { | ||
| + | HostIjtag(TDR1) { | ||
| + | instruction_codes : 4' | ||
| + | instruction_name | ||
| + | Tdr(tdr1) { // TDR就是直接在IR指令选 | ||
| + | length: 8; | ||
| + | extra_bits_capture_value: | ||
| + | } | ||
| + | } | ||
| + | HostIjtag(TDR2) { | ||
| + | instruction_codes : 4' | ||
| + | instruction_name | ||
| + | Tdr(tdr2) { // TDR就是直接在IR指令选 | ||
| + | length: 8; | ||
| + | extra_bits_capture_value: | ||
| + | } | ||
| + | } | ||
| + | } | ||
| + | } | ||
| + | } | ||
| + | </ | ||
| + | ==== - iJTAG TDR ==== | ||
| + | |||
| + | < | ||
| + | IjtagNetwork { | ||
| + | HostScanInterface(id) { | ||
| + | Tap(id) { | ||
| + | HostIjtag(ijtag) { | ||
| + | instruction_codes : 4' | ||
| + | instruction_name | ||
| + | Sib(tdr1) { | ||
| + | Tdr(tdr1) { | ||
| + | length: 8; | ||
| + | extra_bits_capture_value: | ||
| + | } | ||
| + | } | ||
| + | Sib(tdr2) { | ||
| + | Tdr(tdr2) { | ||
| + | length: 8; | ||
| + | extra_bits_capture_value: | ||
| + | } | ||
| + | } | ||
| + | } | ||
| + | } | ||
| + | } | ||
| + | } | ||
| + | |||
| + | </ | ||
| + | |||
| 行 166: | 行 224: | ||
| ===== - PTAP / STAP ===== | ===== - PTAP / STAP ===== | ||
| - | PTAP STAP也可参考1838协议,主要是想使用在3D封装的项目上。 | + | PTAP/STAP参考1838协议,主要使用在3D封装项目上, 扩展出标准的5线JTAG接口,可以考虑用来接第三方的TAP(PHY/ |
| - | PTAP相当于是JTAG TAP控制器里面的一个IR指令,对外形成PTAP接口。 | + | DIE内部用ijtag连接;3D DIE之间为了节省线接口一致使用PTAP/ |
| - | STAP相当于是一个SIB,多个STAP可以串行连接到一个PTAP上,STAP的SIB可以向外形成一个接口,可以连接其它的TAP控制器,是标准的5线JTAG接口。 | ||
| {{: | {{: | ||
| - | 实现上,一般同一DIE内部是用ijtag的方式连接模块与顶层;DIE与DIE之间堆叠的话,是用STAP的方式连在一起,相比ijtag的方式连线会少一点。 | ||
| + | **普通TAP改造为PTAP** \\ | ||
| + | {{: | ||
| - | {{:edastudy:mentor: | + | **STAP框图** \\ |
| + | {{: | ||
| - | 下图是一个PTAP连接3个STAP | ||
| + | **PTAP连3个STAP** \\ | ||
| {{: | {{: | ||
| ==== - example 1 ==== | ==== - example 1 ==== | ||
| 行 625: | 行 684: | ||
| 这种结构比较好,与最新的PTAP-STAP结构可以考虑下用哪种比较好。 | 这种结构比较好,与最新的PTAP-STAP结构可以考虑下用哪种比较好。 | ||
| - | {{: | + | {{: |
| 由其中一个TAP进行选择。 | 由其中一个TAP进行选择。 | ||
| < | < | ||
edastudy/tessent/ijtag.1747878271.txt.gz · 最后更改: 2025/05/22 09:44 由 user01