edastudy:package封装

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- edastudy:package封装 [2025/05/07 15:48] – [5. RDL] user01
+++ edastudy:package封装 [2025/05/07 15:50] (当前版本) – [5. RDL] user01
@@ 行 56: / 行 56: @@
 ===== - RDL =====
+{{:edastudy:pasted:20250507-155027.png?nolink}}
 RDL（Re-distributed layer），作为实现芯片水平方向电气延伸和互连的关键技术，在 3D/2.5D 封装集成以及 FOWLP（扇出型晶圆级封装）中发挥着举足轻重的作用。它通过在芯片表面沉积金属层和相应的介电层，巧妙地形成金属导线，并将 IO 端口重新设计到更宽敞的区域，构建出表面阵列布局。这一创新技术不仅使得芯片间的键合更薄，简化了工艺，还让设计人员能够以更为紧凑和高效的方式放置芯片，从而显著减少了器件的整体占地面积。
-突破传统I/O布局限制
+**突破传统I/O布局限制**
 传统芯片的I/O端口通常位于边缘，而RDL通过金属布线（如铜导线）将其重新排布为面阵列，支持更密集的引脚布局（如从数百个I/O提升至数千个）。
-提升电气性能
+**提升电气性能**
 通过缩短信号传输路径，减少寄生电容和电感，降低延迟（例如在高性能计算芯片中可减少30%以上的路径长度），并优化信号完整性。
-支持多芯片集成
+**支持多芯片集成**
 在2.5D/3D封装中，RDL连接不同功能的堆叠芯片（如逻辑芯片与存储器），而TSV（硅通孔）负责垂直互连，两者协同实现高带宽集成（如HBM存储器的总线宽度提升至1024位）。
-降低成本与封装尺寸
+**降低成本与封装尺寸**
 通过优化布线设计减少冗余金属层，降低材料成本；同时支持更紧凑的封装形式（如扇出型晶圆级封装FOWLP），使封装面积接近芯片尺寸

edastudy/package封装.1746604131.txt.gz · 最后更改: 2025/05/07 15:48 由 user01