wiki

您在这里: start » edastudy » bscan » bscan_tile_flow

您的足迹:

edastudy:bscan:bscan_tile_flow

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- edastudy:bscan:bscan_tile_flow [2025/06/01 11:32] – [5.3 带TcdBscan分段抽取BSDL] user01
+++ edastudy:bscan:bscan_tile_flow [2025/06/15 19:16] (当前版本) – [6.2 第三方TAP抽BSDL] user01
@@ 行 770: / 行 770: @@
 注：有的第三方只提供了IP的BSDL文件，需要根据BSDL文件，手动的写出对应的tcd_bscan文件给工具。
+===== - 多DIE互联 =====
+**传统菊花链连接方式**\\
+{{:edastudy:bscan:pasted:20250609-191107.png?nolink}}
+**DEVICE_ID BYPASS** \\
+{{:edastudy:bscan:pasted:20250609-191215.png?nolink}}
 ===== - bsdl抽取 =====
@@ 行 779: / 行 787: @@
   * block需要提供tcd_bscan文件
   * BondingConfig只能存在于block level, 顶层不支持再划分bypass。
+顶层不能单独存在PORT（JTAG PORT除外），存在的话不支持BSDL抽取flow, 这种情况下可以直接使用正向的BondingConfig来生成对应的BSDL文件。
 ==== - BSDL文件举例 ====
@@ 行 884: / 行 894: @@
 ==== - 第三方TAP抽BSDL ====
+**  不知道为啥又可以了，在example上作测试，添加了自己的IR指令和TDR register, 把signature部分给删除了，工具也能够正常跑下去（2023.1 2023.4）。**
+{{edastudy:bscan:bscan_try.tar.gz}}
 在chip层抽BSDL时，需要能够识别到tap controller，它是由ICL里面的属性决定的。  类似如下的ICL描述：\\
@@ 行 921: / 行 934: @@
 </code>
+==== - 多DIE抽取BSDL ====
+tessent多DIE合封，抽一个整体的BSDL，需要设置一个main DIE, 它得有额外的TDI_LOCAL信号，用于在BYPASS/IDCODE模块兼容IEEE JTAG标准。
+当PACKAGE PIN与多个DIE线与时，不会输出该PIN的BSDL，相当于不测。
+**抽取多DIE BSDL**
+<code tcl>
+read_verilog multi_die.v
+set_current_design multi_die
+set_design_level chip
+extract_icl
+check_design_rules
+set_system_mode setup
+set_dft_specification_requirements -bsdl_extraction on
+read_bsdl  die.bsdl
+check_design_rules
+</code>
 ===== - BondingConfiguration =====

edastudy/bscan/bscan_tile_flow.1748748774.txt.gz · 最后更改: 2025/06/01 11:32 由 user01