wiki

您在这里: start » edastudy » bscan » bscan学习

您的足迹:

edastudy:bscan:bscan学习

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- edastudy:bscan:bscan学习 [2025/05/24 20:49] – [3. AC test signal] user01
+++ edastudy:bscan:bscan学习 [2025/05/26 15:32] (当前版本) – [4. Input test receivers] user01
@@ 行 18: / 行 18: @@
 | to_bscan_ac_init_clock0  | bs_rx_init    |                                                                                         |
 | to_bscan_ac_init_clock1  |               | ~to_bscan_ac_init_clock0                                                                |
+initclk\\
+{{:edastudy:bscan:pasted:20250524-210226.png?nolink}}
 {{:edastudy:bscan:pasted:20250523-150523.png?nolink}}
@@ 行 49: / 行 52: @@
 {{:edastudy:pasted:20231227-154631.png?nolink}}
-所述接收器，应该在capture-DR状态时能采样到一个有效的值，如果不能采到有效值，应该会有一个initial value被采到。
+**EXTEST测试时，在capture-DR状态，TCK下降沿，接收器给一个初始值**
 {{:edastudy:pasted:20231227-154750.png?nolink}}
-就如下图一样，capture-DR状态采到有效值或者initial value
+**AC EXTEST测试时，在TCK上升沿，updata DR状态时前，接收器给一个初始值**
 {{:edastudy:pasted:20231227-154935.png?nolink}}
-所以接收器在Exti1-DR或者Exit2-DR (其实就是在Update状态之前先给个initial值)的时候可以把sample register给个initial state(比如说固定为0)，接收器示范电路如下：
+接收器示范电路如下：

edastudy/bscan/bscan学习.1748090951.txt.gz · 最后更改: 2025/05/24 20:49 由 user01